(SeaPRwire) – San Jose, CA, 02. April 2025 – Andes Technology, ein führender Anbieter von hocheffizienten, stromsparenden 32/64-Bit-RISC-V-Prozessorkernen und Gründungsmitglied von RISC-V International, kündigt stolz die Silicon Valley 2025 Andes RISC-V CON an, die am 29. April 2025 stattfinden wird. Die Präsenzveranstaltung wird Branchenführer, Innovatoren und Entwickler zusammenbringen, um die neuesten Fortschritte in der RISC-V-Technologie zu erkunden und zwei Jahrzehnte bahnbrechender Innovationen von Andes Technology zu feiern.
Die Teilnehmer haben die Möglichkeit, exklusive Einblicke von Führungskräften von Andes und prominenten Branchenführern zu erhalten, die neuesten Fortschritte in der RISC-V-Technologie zu erkunden und mehr über innovative Projekte zu erfahren, die die RISC-V-Zukunft gestalten. Darüber hinaus können sie sich mit Andes und seinen geschätzten Ökosystempartnern austauschen und vernetzen, um die Zusammenarbeit und den Wissensaustausch zu fördern.
Die 2025 RISC-V CON wird zwei parallele Konferenzspuren umfassen: Die Hauptkonferenz und Ausstellung, die für alle offen ist, und den neuen Entwickler-Track, der sich an Ingenieure richtet, die eine umfassende, praxisorientierte technische Schulung suchen.
Weitere Informationen und zur Anmeldung:
Hauptkonferenz und Ausstellung
Die Hauptkonferenz heißt alle Teilnehmer willkommen und bietet über zehn Sitzungen und Vorträge, die den RISC-V-Markt und die Entwicklung von SoCs mit RISC-V in den Bereichen KI, Automobil, Anwendungsverarbeitung, Kommunikation und mehr abdecken. Die Teilnehmer haben außerdem die Möglichkeit, sich mit Rednern und Ausstellern von über zwanzig Sponsorenunternehmen zu vernetzen, die IP, Software, Tools, Dienstleistungen und Produkte anbieten.
Hervorgehobene Präsentationen der Hauptkonferenz:
- Frankwell Lin, Chairman und CEO, Andes Technology – Feiert 20 Jahre SIP-Innovation und 15 Jahre Pionierarbeit im Bereich RISC-V.
- Dr. Charlie Su, President und CTO, Andes Technology – Bietet Einblicke in die Weiterentwicklung des modernen Computing mit Andes RISC-V-Prozessorlösungen.
- Paul Master, Co-founder und CTO, Cornami – Präsentiert Fully Homomorphic Encryption, den Heiligen Gral.
- Kamingespräch: Was kommt im Bereich KI? – Moderiert von Charlie Cheng, Andes, Board Advisor mit Keynotes von:
- Jeff Bier, Founder, Edge AI and Embedded Vision Alliance
- Pete Warden, Founder & CEO, Useful Sensors
Entwickler-Track – Hands-on Technical Training (Begrenzte Teilnehmerzahl!)
Für Ingenieure, die praktische Einblicke gewinnen möchten, bietet der Entwickler-Track vier ausführliche Sitzungen, die praktische Erfahrungen mit modernsten RISC-V-Konzepten und Systemoptimierung vermitteln sollen. Die Teilnehmer sollten einen voll aufgeladenen Laptop mitbringen.
- Optimierung mit RISC-V Vector ISA – Verstehen Sie, wie RISC-V Vector Extensions (RVV) die Leistung verbessern, und sammeln Sie praktische Erfahrungen mit AndeSight-Tools.
- IAR Professional Tools for RISC-V – Entdecken Sie, wie fortschrittliche Debugging- und Functional-Safety-Tools die Entwicklungszyklen beschleunigen.
- Erstellen Sie Ihre eigenen RISC-V Custom Instructions – Lernen Sie, die RISC-V ISA mit Andes’ Automated Custom Extensions (ACE) zu erweitern, und sammeln Sie praktische Erfahrungen mit Andes Copilot.
- Unleashing the Power of Heterogeneous Computing: Optimizing Resource Utilization – Nehmen Sie an Andes, Imagination und Baya teil, um zu erfahren, wie die Trace-basierte CPU- und GPU-Analyse die Recheneffizienz steigern kann.
Veranstaltungsdetails
Ort: DoubleTree by Hilton, San Jose, CA
Zeit: 8:30 – 18:00 Uhr PDT
Eintritt: Die Teilnahme an der RISC-V CON ist kostenlos
Registrierung:
Über Andes Technology
Als Gründungsmitglied von RISC-V International und führendes Unternehmen im Bereich kommerzieller CPU-IP treibt Andes Technology (; 😉 die globale Einführung von RISC-V voran. Das umfangreiche RISC-V-Prozessor-IP-Portfolio von Andes reicht von ultraeffizienten 32-Bit-CPUs bis hin zu leistungsstarken 64-Bit-Out-of-Order-Multiprozessor-kohärenten Clustern.
Mit fortschrittlicher Vektorverarbeitung, DSP-Funktionen, dem leistungsstarken Andes Automated Custom Extension (ACE) Framework, einer durchgängigen KI-Hardware/Software-Stack, der ISO 26262-Zertifizierung mit vollständiger Konformität und einem robusten Software-Ökosystem erschließt Andes das volle Potenzial von RISC-V und ermöglicht es Kunden, Innovationen in den Bereichen KI, Automobil, Kommunikation, Unterhaltungselektronik, Rechenzentren und mobile Geräte zu beschleunigen. Über 16 Milliarden Andes-basierte SoCs treiben Innovationen weltweit voran. Entdecken Sie mehr unter und vernetzen Sie sich mit Andes auf , , und .
Der Artikel wird von einem Drittanbieter bereitgestellt. SeaPRwire (https://www.seaprwire.com/) gibt diesbezüglich keine Zusicherungen oder Darstellungen ab.
Branchen: Top-Story, Tagesnachrichten
SeaPRwire liefert Echtzeit-Pressemitteilungsverteilung für Unternehmen und Institutionen und erreicht mehr als 6.500 Medienshops, 86.000 Redakteure und Journalisten sowie 3,5 Millionen professionelle Desktops in 90 Ländern. SeaPRwire unterstützt die Verteilung von Pressemitteilungen in Englisch, Koreanisch, Japanisch, Arabisch, Vereinfachtem Chinesisch, Traditionellem Chinesisch, Vietnamesisch, Thailändisch, Indonesisch, Malaiisch, Deutsch, Russisch, Französisch, Spanisch, Portugiesisch und anderen Sprachen.
CONTACT: Media Contact Andes Technology Marc Evans evans@andestech.com
“`
